型変換

このページでは、celox-ts-gen がモジュール定義を生成する際に Veryl の型が TypeScript の型にどのようにマッピングされるかを説明します。

変換テーブル

Veryl の型	TS の型	4 値	備考
clock	（ポートから除外）	yes	addClock() / tick() でイベントとして扱われる
reset	bigint	yes
logic<N>	bigint	yes
bit<N>	bigint	no	2 値のみ

すべてのシグナルポート値はビット幅に関わらず bigint を使用します。これにより、すべてのシグナルで一貫した型が保証され、シグナル幅の変更時に型が変わることがなくなります。

方向とミュータビリティ

方向	読み取り	書き込み	TS 修飾子
input	yes	yes	（ミュータブル）
output	yes	no	readonly
inout	yes	yes	（ミュータブル）

出力ポートは生成される Ports インターフェースで readonly として宣言されます。出力ポートへの代入は TypeScript のコンパイルエラーになります。

クロックポート

clock 型のポート（clock_posedge や clock_negedge を含む）は、生成される Ports インターフェースには含まれません。代わりに、モジュールの events 配列に表示され、以下で使用されます：

• イベントベースシミュレーションでの Simulator.tick() / Simulator.event()
• タイムベースシミュレーションでの Simulation.addClock()

配列ポート

配列ポート（例: output logic<32>[4]）はインデックスアクセスを持つオブジェクトとして表現されます：

interface CounterPorts {
  readonly cnt: {
    at(i: number): bigint;
    readonly length: number;
  };
}

入力配列ポートの場合、set(i, value) メソッドも生成されます：

interface MyPorts {
  data: {
    at(i: number): bigint;
    set(i: number, value: bigint): void;
    readonly length: number;
  };
}

4 値と 2 値

型	4 値
logic	yes
clock	yes
reset	yes
bit	no

SimulatorOptions で fourState: true を有効にすると、4 値シグナルは値と一緒に追加のマスクを持ちます。マスクビットが 1 のビットは不定値（X）を示します。4 値の値を構築するには FourState() ヘルパーを使用し、アサーションには vitest マッチャー（toBeX、toBeAllX、toBeNotX）を使用してください。

詳しくは 4 値シミュレーション を参照してください。